오후 3:13 2008-09-24
조경민 bro@shinbiro.com
Signal Propagation & Integrity
=========================================================
lane별 선의 길이가 다르면 전기 신호가 도달하는 시간이 달라진다.
선의 길이가 같더라도 선간의 임피던스가 다르면 도달하는 시간이 달리진다.
4Gbps 1M 선들 간에 임피던스가 +-5%정도면 2bit정도 선간의 interlane skew가 발생 가능하다.
결론
각 lane 별로 신호가 몇 비트 씩 밀려 올 수 있다.
참조:
[1]. High-Speed Digital Design A Workshop in Black Magic with Dr. Howard Johnson
http://www.sigcon.com/seminars/seminarHSDD.htm
[2] High Speed Signal Propagation, Book, Dr Howard Johnson
[3] ASIC,PCB Design,SOC and Signal Integrity
http://analogstuff.net/2007/06/asicpcb-designsoc-and-signal-integrity.html
'KB > hardware soc' 카테고리의 다른 글
Verilog로 GAL 프로그래밍 하기 (0) | 2008.10.31 |
---|---|
Wire wrapping (0) | 2008.10.31 |
clk gating negedge (0) | 2008.08.27 |
Propagation delay between CDC FF (0) | 2008.08.26 |
cpu design (0) | 2008.04.07 |